طراحی یک مدار phase locked loop در فرکانس مرکزی 900 mhz
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه ارومیه
- نویسنده مهدی قوچعلی زاده
- استاد راهنما
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1379
چکیده
در این پایان نامه یک phase locked loop کاملا" مجتمع شده با نویز پایین با تکنولوژی cmos در استاندارد 0.5 میکرون طراحی گردیده. برای کاهش نویز تمامی بخشهای سنتزکننده فرکانس را بصورت دیفرانسیلی طرح می کنیم تا حساسیت سیستم نسبت به نویز تغذیه وبستر را به حداقل برسانیم هم چنین قسمتهای دیجیتالی بصورت استاتیک لاجیک طراحی گردیده اند تا نویز کمتری ایجاد نمایند. در این مدار بلوک اشکارساز فاز- فرکانس طوری طراحی شده دارای فرکانس مرکزی 900 mhz و رنج تنظیم فرکانس 20 درصد می باشد. با توجه به استانداردهای موجود برای تلفن های سیارباید در رنج فرکانسی 700 mhz تا 1ghz نویز فاز در حدود -105 dbc/hz در فرکانس افست 2 mhz باشد، برای محاسبه میزان نویز فاز از جدیدترین روش استفاده شده است . با شبیه سازی و محاسبه از طریق مدل lti و بدست آوردن مقدار موثر isf میزان نویز فاز-118 dbc/hz برای فرکانس افست 2mhz بدست می آید. ولتاژ تغذیه مورد استفاده 5 ولت و توان مصرفی 34 میلی وات می باشد.
منابع مشابه
A 150-MHz Translinear Phase-Locked Loop
This paper describes the design and implementation of a current-mode phase-locked loop (PLL) using static and dynamic (log-domain) translinear circuits. The loop is fully tuneable, with independent control of center frequency and loop bandwidth. The loop employs a recently proposed current-mode “log-domain” oscillator in a classical PLL topology to obtain these features. The PLL has been fabric...
متن کاملHigh Speed Delay-Locked Loop for Multiple Clock Phase Generation
In this paper, a high speed delay-locked loop (DLL) architecture ispresented which can be employed in high frequency applications. In order to design the new architecture, a new mixed structure is presented for phase detector (PD) and charge pump (CP) which canbe triggered by double edges of the input signals. In addition, the blind zone is removed due to the elimination of reset signal. Theref...
متن کاملPhase Locked Loop Circuits
1. Definition. A PLL is a feedback system that includes a VCO, phase detector, and low pass filter within its loop. Its purpose is to force the VCO to replicate and track the frequency and phase at the input when in lock. The PLL is a control system allowing one oscillator to track with another. It is possible to have a phase offset between input and output, but when locked, the frequencies mus...
متن کاملSoftware Defiend Phase Locked Loop
In this paper a new variety of the digitized version of an analog phase locked loop has been proposed in order to overcome the conditionally stable nature of a software controlled phase locked loop. Also the conventional need of a low pass filter to filter out the high frequency components at the output of a phase detector is avoided through the use of In-phase and Quadrature signals. MATLAB si...
متن کاملCD4046BC Micropower Phase-Locked Loop
The CD4046BC micropower phase-locked loop (PLL) consists of a low power, linear, voltage-controlled oscillator (VCO), a source follower, a zener diode, and two phase comparators. The two phase comparators have a common signal input and a common comparator input. The signal input can be directly coupled for a large voltage signal, or capacitively coupled to the self-biasing amplifier at the sign...
متن کاملPhase-Locked Loop Design Fundamentals
The fundamental design concepts for phase-locked loops implemented with integrated circuits are outlined. The necessary equations required to evaluate the basic loop performance are given in conjunction with a brief design example. NOTE This document contains references to obsolete part numbers and is offered for technical information only.
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه ارومیه
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023